​PCB电路设计八个误区及PCB Layout评审原则

PCB电路设计中的八个错误以及PCB布局审查的原则

现象一：该板PCB设计要求不高，所以采用较细的线路自动布

注释：自动布线必然会占用更大的PCB面积，并且产生的过孔比手动布线多很多倍。 在大批量的产品中，PCB厂商降价考虑的因素除了商业因素外，还有线宽和过孔数量。 它们分别影响PCB的良率和钻头的消耗，节省供应商的成本，从而找到降价的理由。

现象二：这些总线信号是有阻力拉的，这让我放心了。

注释：信号需要上拉和下拉的原因有很多，但并不是所有的情况都需要上拉和下拉。 上下拉动电阻来拉动一个简单的输入信号，电流就会小于几十微安。 但拉一个驱动信号，电流就会达到毫安级。当今的系统通常使用 32 位地址数据，并可能使用 244/245 隔离总线和其他信号。如果拉高，这些电阻会消耗几瓦的功耗。

现象三：CPU和FPGA这些未使用的I/O口如何处理？ 先让它空，后让它空。

注释：如果将未使用的I/O端口悬空，来自外界的一点干扰就可能成为反复振荡的输入信号。 MOS器件的功耗基本上取决于门电路的翻转次数。 如果拉高的话，每个引脚也会有微安电流，所以最好的办法就是设置为输出（当然外面不能接其他驱动信号）。

现象四：这个FPGA还剩下这么多门，你可以尽情发挥。

注释：FGPA的功耗与所使用的触发器数量和翻转次数成正比，因此同一类型的FPGA在不同电路中不同时刻的功耗可能相差100倍。尽量减少触发器的数量是降低FPGA功耗的根本途径。

现象五：这些小芯片的功耗很低，无需考虑

注释：内部不太复杂的芯片很难确定其功耗。主要由引脚上的电流决定。一颗ABT16244在无负载的情况下消耗电流不到1mA，但它的指标是每个引脚可以驱动60mA的负载（比如匹配几十欧的电阻）。即满载最大功耗可达60*16=960mA。当然，电源电流太大，热量落在负载上。

现象六：内存中控制信号过多。 我只需要在这块板上使用 OE 和 WE 信号。 只需将芯片选择接地，这样在读取操作期间数据就会更快地输出。

注释：大多数存储器在片选有效时（无论OE和WE）的功耗会比片选无效时大100倍以上。 因此，应尽可能采用CS来控制芯片，在满足其他要求的情况下，片选脉冲的宽度应尽可能缩短。

现象七：为什么这些信号会超调？ 只要比赛好就可以淘汰。

注释：除少数特定信号（如100BASE-T和CML）外，均存在过冲现象。只要不是很大，就不需要匹配，即使匹配不是最好的。例如TTL的输出阻抗小于50欧姆，有的甚至20欧姆。如果还使用这么大的匹配电阻，电流会很大，功耗难以接受，而且信号幅度会太小而无法使用。另外，一般信号在高输出电平和低输出电平时的输出阻抗是不一样的，没有办法做到完全匹配。因此，TTL、LVDS、422等信号的匹配只要能实现过冲即可。

现象八：降低功耗是硬件人员的事，而不是软件的事。

注释：硬件只是舞台，软件才是歌手。 总线上几乎每个芯片的访问以及每个信号的翻转几乎都是由软件控制的。 软件是否可以减少对外部存储器的访问次数（多使用寄存器变量，多使用内部CACHE等）及时响应中断（中断通常为低电平，有上拉电阻）等针对具体板子的具体措施 将为降低功耗做出巨大贡献。

PCB布局审查的原则

1、系统布局能否保证合理或优化布线，能否保证可靠布线，能否保证电路工作的可靠性。在布局时，需要对信号方向和电源、地网络有一个整体的了解和规划。

2、印制电路板尺寸是否与加工图纸尺寸一致，是否符合PCB制造工艺要求，是否有行为标记。这需要特别注意。很多PCB板的电路布局和布线都设计得精美合理，但却忽视了定位连接器的精确定位，导致设计的电路无法与其他电路连接。

3、 组件在2D和3D空间中是否存在冲突。 注意设备的实际尺寸，尤其是设备的高度。 焊接时未布置的元件高度一般不超过3mm。

4、元件布局是否密集、有序、有序，分布是否完整。 在元件布局时，不仅要考虑信号的方向和类型、需要注意或保护的地方，还要考虑元件布局的整体密度，做到密度均匀。

---- 电路板厂家讲解电路板电路设计的八大错误以及PCB布局时审PCB图纸的原则。